ETNET2024

2024年3月21日から23日にかけて、長崎県壱岐市郷ノ浦町で開催された 第248回システム・アーキテクチャ・第205回システムとLSIの設計技術・第65回組込みシステム合同研究発表会(ETNET2024)において、M2 の本多くんが研究成果を発表しました(発表日は22日)。発表、質疑共に堂々としていました。

本多 佑成,増田豊,石原亨, “計算品質を考慮した適者生存戦略に基づき近似計算の品質検証を高速化するファジングテスト手法,” 第248回ARC・第205回SLDM・第65回EMB合同研究発表会(ETNET2024), 郷ノ浦町, 2024年3月.

SASIMI2024

2024年3月11日と12日に台湾の台北で開催された The 25th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI) において、M1の王さんとD2 の陳さんが研究成果を発表しました (発表日は王さんが11日、陳さんが12日)。口頭発表後のポスター発表では多くの質疑応答もあり大盛況でした。

Chunlu Wang, Yutaka Masuda, Tohru Ishihara, “An Optoelectronic Pipelined Convolutional-RNN Architecture for Energy-Efficient AI Accelerator,” proc. SASIMI, pp. 14 – 19, March 2024.

Tai-Feng Chen, Yutaka Masuda, Tohru Ishihara, “A Design Strategy for Processing-in-Memory Accelerators Using Cell-based DRAM,” proc. SASIMI, pp. 275 – 280, March 2024.

3月の台北は気候も街の景色も最高で、滞在中半日だけ雨に逢いましたがそれ以外は快晴でした。調度日本のゴールデンウィークのような気候です。

卒業研究発表会

2月19日に、香村くん、川村くん、常くん、原くん、山口くんが卒業研究の発表を行いました。みなさん、しっかりと発表していました。

香村 祐樹, “ハードウェアトロイに対する近似計算器の堅牢性を評価するファジングテスト環境の構築”

川村 哲平, “Vision Transformerの省エネルギー化に向けた近似関数と整数量子化に基づく専用ハードウェアの設計”

常 忠紀, “近似プロセッサの計算品質違反に繋がる論理エラーに対するソフトウェアベースエラー検出手法の有効性評価”

原 伸語, “スタンダードセル設計における理論ソルバを用いたトランジスタ配置とゲート間隔の協調最適化”

山口 明生, “演算ビット幅と反復計算回数の協調最適化によるプロセッサの低消費エネルギー化”

修士論文審査会

2月7日と8日に、熊谷くんと本多くんが修士論文の発表を行いました。二人とも堂々と発表していました。

熊谷僚太, “近似計算回路のタイミング検証に向けたファジングに基づくテストパタン生成手法”

本多佑成, “近似計算回路の動作記述に対するファジングを用いた品質検証手法”

Prof. Yu-Guang Chen 来訪

台湾 国立中央大学の Yu-Guang Chen 先生が研究室を訪問しました(2024/02/05)。ハードウェアセキュリティの評価技術、集積回路の経年劣化を防止しつつ低消費電力化を推進する設計技術、AI に基づく配置配線の高速化技術、インメモリ計算技術、ならびに、近似計算の設計最適化および検証技術について、討論をしました。

EdgeTech+2023

2023年11月15日から17日にかけて神奈川県のパシフィコ横浜で開催された EdgeTech+2023 において、M1の王さん、B4の川村くん、常くん、原くん、山口くんが研究紹介を行いました。本発表は、名古屋大学 高田・松原研究室、名古屋大学 枝廣研究室、南山大学 本田研究室との合同展示発表でした。

SOCC2023

2023年9月5日から8日にカリフォルニアのサンタクララで開催された IEEE 36th International System-On-Chip Conference (SOCC) において、D2 の陳くんが研究成果を発表しました (発表日は6日)。多くの質疑応答もあり大盛況でした。

T. -F. Chen, Y. Masuda, and T. Ishihara, “A Standard Cell Memory Based on 2T Gain Cell DRAM for Memory-Centric Accelerator Design,” Proc. 36th IEEE International System-On-Chip Conference (SOCC), pp.34-39, Sept. 2023.

同行した石原教授は、7日の午前のセッション(Technical Session 4: Energy Efficient Computation)で座長を務めました。
また、9月8日には Milpitas にある Hewlett Packard Labs を訪問し光ニューラルネットワークに関する講演と意見交換を行いました。 HP Labsには光コンピューティングを研究する約30名の研究者が在籍していて、非常に密度の濃い意見交換ができました。

 

DAシンポジウム2023

2023年8月30日から9月1日に石川県加賀市で開催された DAシンポジウム2023 において、D2 の陳さんが研究成果を発表しました (発表日は口頭発表、ポスター発表ともに31日)。

タイトル: Gain-Cell構造に基づく完全合成可能なスタンダードセルベースDRAM
この研究では、並列演算器の近傍に分散的にメモリを配置することを可能にするスタンダードセルベースDRAMの構成法を提案する。ビットセルにはGain Cell DRAMと呼ばれるメモリ構造を使用する。Gain Cell DRAMは完全ロジックプロセス互換であり、2個のトランジスタで構成できるため高い集積度のメモリを演算器の直近に分散配置可能である。評価実験の結果、提案する構成法で設計したスタンダードセルDRAMは既存のスタンダードセルメモリと比べておよそ8倍の面積効率を達成することを確認し、自動配置配線と完全合成可能であることを証明した。

また、同シンポジウムにおいて、小森くん(2022年度M2卒)と M2の本多くんがそれぞれ以下の賞を受賞しました (小森くんの受賞については、陳さんが代理出席しました)。おめでとうございます!

小森工, SLDM研究会優秀発表賞
(受賞対象論文:小森工,増田豊,石原亨, “RISC-V プロセッサにおける軽量デュアル OS 実行支援機構,” 第244回ARC・第202回SLDM・第62回EMB合同研究発表会 (ETNET2023), 天城町, 2023年3月.)

小森工, SLDM研究会セッション特別賞
(受賞対象論文:小森工,増田豊,石原亨, “RISC-V プロセッサにおける軽量デュアル OS 実行支援機構,” 第244回ARC・第202回SLDM・第62回EMB合同研究発表会 (ETNET2023), 天城町, 2023年3月.)

本多佑成, SLDM研究会セッション特別賞
(受賞対象論文:本多佑成,増田豊,石原亨, “近似計算の品質検証に向けたファジングのフィードバック調整手法の一検討,” 第244回ARC・第202回SLDM・第62回EMB合同研究発表会 (ETNET2023), 天城町, 2023年3月.)

IOLTS2023

2023年7月3日から5日にギリシャのクレタ島ハニアで開催された IEEE International Symposium on On-Line Testing and Robust System Design (IOLTS) において、M2 の本多くんが研究成果を発表しました (発表日は4日)。

  • Y. Honda, Y. Masuda, and T. Ishihara, “Feedback-tuned fuzzing for accelerating quality verification of approximate computing design,” Proc. 29th International Symposium on On-Line Testing and Robust System Design (IOLTS), July 2023.

MPSoC 2023

2023年6月25日から30日に米国のFort Collinsで開催されたMPSoC2023において、石原教授が研究成果を現地で発表しました(発表日は28日)。発表内容はD2の陳君が実施している研究内容です。

Title: A Standard-Cell-based DRAM for Fully Synthesizable Memory-Centric Accelerators Design

この研究では、DRAMをスタンダードセルベースで設計する手法を開発しています。DRAMをスタンダードセルベースで設計できるようにすることにより、演算器とDRAMを非常に近接して配置配線することが可能となり、柔軟なNear-Memory Computingの設計開発を容易にします。Near-Memory Computingを実現する専用ハードウェアを完全自動合成することにより、省エネルギーなAIアクセラレータを迅速に開発することを目指します。