2025年12月15日から18日にシンガポールで開催された 18th IEEE International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC2025)において、D3の陳さんとM2の山口くんが研究成果を発表しました(発表はどちらも17日)。
T. -F. Chen, Y. Masuda, and T. Ishihara, “Utilizing Wide Range Energy/Delay Tradeoffs in Logarithmic Multipliers to Reduce Energy Dissipated for AI Inference Workloads,” Proc. 18th IEEE International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC), pp.445-452, Singapore, Singapore, Dec. 2025.
近年のAIアクセラレータ設計において、十分な性能および推論精度を維持しつつ、高いエネルギー効率を実現することがより重要になっている。特に、計算リソースが制限されがちな先端計算(Edge Computing)環境では、この課題は顕著である。代表的かつ有望なアプローチとして、Mitchell乗算器などエネルギー効率が高い近似演算回路の導入が挙げられた。これらの演算回路は、ニューラルネットワーク推論において精度低下がほとんど生じないことが示された。さらに本研究では、対数乗算器が従来の乗算器とは異なり、エネルギー・面積・遅延特性において著しく広い変動幅を有することを明らかにした。この特性は、AI推論タスク依存関係を示す遅延制約付きデータフローグラフにおいて、エネルギー消費を最適化するための柔軟性をもたらせた。本研究ではこれらのエネルギー・遅延トレードオフ特性を活用し、代表的なケーススタディを通じて従来乗算器との比較で最大74％のエネルギー削減が可能であることを確認した。
M. Yamaguchi, Y. Masuda, and T. Ishihara, “Cross-layer Approximate Computing and Critical Path Isolation for Energy-Efficient and Variation-Tolerant Design,” Proc. 18th IEEE International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC), pp.437-444, Singapore, Singapore, Dec. 2025.
半導体プロセスの微細化に伴い、性能ばらつきが顕在化しており、回路性能の低下および消費エネルギーの増大が課題となっている。そこで、遅延変動耐性と省エネルギー性の高い回路の設計が求められている。このような背景から、クリティカルパス・アイソレーション（Critical Path Isolation; CPI）と近似計算（Approximate Computing; AC）を組み合わせる手法が研究されている。CPI は、本質的でないクリティカルパスの数を削減することで、遅延故障の発生リスク低減および設計マージンの確保に貢献する。また、AC は一部の計算や処理を簡略化し、消費エネルギーを削減する技術である。しかし既存研究は、主としてハードウェア層における AC による省電力化に焦点を当てている。そこで、本研究では既存手法に対して実行時間の削減に寄与するソフトウェア層の AC を新たに導入する。評価実験により、既存手法と比較して消費エネルギー削減効果が増大することを確認した。さらに、タイミング解析の結果、CPI によりタイミングクリティカルな終端フリップフロップ数が削減されることを確認した。
